Thiết kế mạch Logic – Bài 3: Cổng Logic – Tài liệu, Luận văn

Tài liệu Thiết kế mạch Logic – Bài 3 : Cổng Logic : THIẾT KẾ MẠCH LOGIC năm nay 1 CỔNG LOGIC BÀI 3 1 1. Cổng logic và những tham số chính 1.1 Cổng logic cơ bản 1.2 Một số cổng ghép thông dụng 1.3 Logic dương và logic âm 1.4 Các tham số chính 2 THIẾT KẾ MẠCH LOGIC năm nay 2 1.1 Cổng logic cơ bản : AND, OR, NOT a. Cổng AND b. Cổng OR c. Cổng NOT 3 Cổng AND Hàm ra của cổng AND 2 và nhiều biến vào như sau : f = f ( A, B ) = AB ; f = f ( A, B, C, D, … ) = A.B.C.D. .. 4 THIẾT KẾ MẠCH LOGIC năm nay 3 Câu hỏi • Chuỗi xung ở đầu ra cổng AND là gì ? 5 Cổng OR Hàm ra của cổng OR 2 và nhiều biến vào như sau : f = f ( A, B ) = A + B ; f = f ( A, B, C, D, … ) = A + B + C + D + … 6 THIẾT KẾ MẠCH LOGIC năm nay 4 Cổng NOT Hàm ra của cổng NOT : f = A 7 1.2 Một số cổng ghép thông dụng a. Cổng NAND b. Cổng NOR c. Cổng khác dấu ( XOR ) d. Cổng đồng dấu ( XNOR ) 8 THIẾT KẾ MẠCH LOGIC năm nay 5 Cổng NAND 9 Cổng NOR 10 THIẾT KẾ MẠCH LOGIC năm nay 6 Cổng XOR – cổng khác dấu • Sơ đồ cổng XOR 2 lối vào • Hàm ra của cổng XOR • Ký hiệu cổng Bảng trạng t …

21 trang

| Chia sẻ : putihuynh11

| Lượt xem: 1070

| Lượt tải : 0

Bạn đang xem trước 20 trang mẫu tài liệu Thiết kế mạch Logic – Bài 3: Cổng Logic, để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

THIẾT KẾ MẠCH LOGIC năm nay 1 CỔNG LOGIC BÀI 3 1 1. Cổng logic và những tham số chính 1.1 Cổng logic cơ bản 1.2 Một số cổng ghép thông dụng 1.3 Logic dương và logic âm 1.4 Các tham số chính 2 THIẾT KẾ MẠCH LOGIC năm nay 2 1.1 Cổng logic cơ bản : AND, OR, NOT a. Cổng AND b. Cổng OR c. Cổng NOT 3 Cổng AND Hàm ra của cổng AND 2 và nhiều biến vào như sau : f = f ( A, B ) = AB ; f = f ( A, B, C, D, … ) = A.B.C.D. .. 4 THIẾT KẾ MẠCH LOGIC năm nay 3 Câu hỏi • Chuỗi xung ở đầu ra cổng AND là gì ? 5 Cổng OR Hàm ra của cổng OR 2 và nhiều biến vào như sau : f = f ( A, B ) = A + B ; f = f ( A, B, C, D, … ) = A + B + C + D + … 6 THIẾT KẾ MẠCH LOGIC năm nay 4 Cổng NOT Hàm ra của cổng NOT : f = A 7 1.2 Một số cổng ghép thông dụng a. Cổng NAND b. Cổng NOR c. Cổng khác dấu ( XOR ) d. Cổng đồng dấu ( XNOR ) 8 THIẾT KẾ MẠCH LOGIC năm nay 5 Cổng NAND 9 Cổng NOR 10 THIẾT KẾ MẠCH LOGIC năm nay 6 Cổng XOR – cổng khác dấu • Sơ đồ cổng XOR 2 lối vào • Hàm ra của cổng XOR • Ký hiệu cổng Bảng trạng thái a, Chuẩn ANSI b, Chuẩn IEEE 11 Cổng XNOR – cổng đồng dấu • Sơ đồ cổng XNOR 2 lối vào • Hàm ra của cổng XNOR • Ký hiệu cổng Bảng trạng thái a, Chuẩn ANSI b, Chuẩn IEEE 12 THIẾT KẾ MẠCH LOGIC năm nay 7 Câu hỏi • Hai mạch sau có tương tự nhau không ? 13 Câu hỏi 1. Xây dựng sơ đồ mạch logic triển khai bài toán báo hiệu nếu hầu hết thành viên trong hội đồng gồm 3 giám khảo bỏ phiếu thuận. • Bảng trạng thái • Hàm đầu ra : f = ABC + ABC + ABC + ABC f = AB + AC + BC 14 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 THIẾT KẾ MẠCH LOGIC năm nay 8 Bài tập 1. Cho hàm số F ( A, B, C, D ) = Σ ( 0, 1, 2, 4, 5, 6, 8, 9, 10, 14 ). Xây dựng sơ đồ mạch logic thực thi hàm chỉ dùng những thành phần NAND hai lối vào. 2. Cho hàm số F ( A, B, C, D ) = П ( 0, 1, 3, 7, 8, 9, 11, 12, 13, 15 ) Xây dựng sơ đồ mạch logic triển khai hàm chỉ dùng những thành phần NOR hai lối vào. 15 1.3 Logic dương và logic âm – Logic dương là logic có điện thế mức cao H đại diện thay mặt cho giá trị logic ‘ 1 ’, điện thế mức thấp L đại diện thay mặt cho logic ‘ 0 ’. – Logic âm là hòn đảo của logic dương, H cho ‘ 0 ’ và L cho ‘ 1 ’. • Logic âm và mức âm của logic là trọn vẹn khác nhau. 16 THIẾT KẾ MẠCH LOGIC năm nay 9 1.3 Logic dương và logic âm • Cần phân biệt hàm logic Boole và cổng vật lý. 17 Một hàm logic hoàn toàn có thể thực thi theo 2 cách : Một cổng vật lý hoàn toàn có thể màn biểu diễn theo hai hàm logic : 1.4 Các tham số chính a. Mức logic b. Độ chống nhiễu c. Hệ số ghép tải K d. Công suất tiêu thụ e. Trễ truyền lan 18 THIẾT KẾ MẠCH LOGIC năm nay 10 Mức logic • Mức logic là mức điện thế trên nguồn vào và đầu ra của cổng tương ứng với logic ” 1 ” và logic ” 0 ” • Phụ thuộc điện thế nguồn nuôi của cổng và họ cổng logic. • Mức logic vào vượt quá điện thế nguồn nuôi hoàn toàn có thể gây hư hỏng cổng. Họ TTL Họ CMOS 19 Độ chống nhiễu • Độ chống nhiễu ( hay độ phòng vệ nhiễu ) là mức nhiễu lớn nhất ảnh hưởng tác động tới lối vào hoặc lối ra của cổng mà chưa làm đổi khác trạng thái vốn có của nó. a ) Tác động nhiễu khi mức ra cao a ) Tác động nhiễu khi mức ra thấp • Ảnh hưởng của nhiễu hoàn toàn có thể phân ra hai trường hợp : + Nhiễu mức cao : đầu ra cổng I lấy logic H ( hình a ), đầu ra cổng II là logic L, nếu những cổng vẫn hoạt động giải trí thông thường. Khi tính tới ảnh hưởng tác động của nhiễu : + Nhiễu mức thấp : đầu ra cổng I lấy logic L ( hình b ), tựa như ta có : 20 THIẾT KẾ MẠCH LOGIC năm nay 11 Hệ số ghép tải K • Cho biết năng lực nối được bao nhiêu lối vào tới đầu ra của 1 cổng đã cho. • Hệ số ghép tải nhờ vào dòng ra ( hay dòng phun ) của cổng chịu tải và dòng vào ( hay dòng hút ) của những cổng tải ở cả hai trạng thái H, L. • 21 Công suất tiêu thụ • Hai trạng thái tiêu thụ dòng của cổng logic ICCH – Là dòng tiêu thụ khi đầu ra lấy mức H, ICCL – Là dòng tiêu thụ khi đầu ra lấy mức L. • Dòng tiêu thụ trung bình ICC được tính theo công thức : ICC = ( ICCH + ICCL ) / 2 • Công suất tiêu thụ trung bình của mỗi cổng sẽ là : P0 = ICC. VCC 22 THIẾT KẾ MẠCH LOGIC năm nay 12 Trễ truyền lan • Tín hiệu đi qua một cổng phải mất một khoảng chừng thời hạn, được gọi là trễ truyền lan. • Trễ truyền lan xảy ra tại cả hai sườn của xung ra. Nếu kí hiệu trễ truyền lan ứng với sườn trước là tTHL và sườn sau là tTLH thì trễ truyền lan trung bình là : tTbtb = ( tTHL + tTLH ) / 2 • Thời gian trễ truyền lan hạn chế tần số công tác làm việc của cổng. Trễ càng lớn thì tần số công tác làm việc cực lớn càng thấp. 23 2. Các họ cổng logic 2.1 Họ DDL 2.2 Họ DTL 2.3 Họ RTL 2.4 Họ TTL 2.5 Họ MOS FET Họ cổng logic : là thông số kỹ thuật mach chuyên biệt dùng để sản xuất một nhóm những IC thích hợp với những mức logic giống nhau và những điện áp nguồn để thực thi những công dụng logic phong phú 24 THIẾT KẾ MẠCH LOGIC năm nay 13 Họ DDL • DDL ( Diode Diode Logic ) là họ cổng logic do những diode bán dẫn tạo thành. 25 Họ DDL ( 2 ) Ưu điểm của họ DDL : • Mạch điện đơn thuần, dễ tạo ra những cổng AND, OR nhiều lối vào. Ưu điểm này được cho phép kiến thiết xây dựng những ma trận diode với nhiều ứng dụng khác nhau ; • Tần số công tác làm việc hoàn toàn có thể đạt cao bằng cách chọn những diode chuyển mạch nhanh ; • Công suất tiêu thụ nhỏ. Nhược điểm của họ DDL : • Độ phòng vệ nhiễu thấp ( VRL lớn ) ; • Hệ số ghép tải nhỏ. Để cải tổ độ phòng vệ nhiễu ta hoàn toàn có thể ghép nối tiếp ở mạch ra một diode. Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6 V. 26 THIẾT KẾ MẠCH LOGIC năm nay 14 Họ DTL • Để thực thi tính năng hòn đảo, ta hoàn toàn có thể đấu tiếp nối đuôi nhau với những cổng DDL một transistor công tác làm việc ở chính sách khoá. Mạch cổng như thế được gọi là họ DTL ( Diode Transistor Logic ). • Ví dụ những cổng NOT, NAND thuộc họ DTL • Bằng cách tựa như, ta hoàn toàn có thể thiết lập cổng NOR hoặc những cổng phối hợp phức tạp hơn. 27 Họ DTL ( 2 ) Ưu điểm của họ DTL : • Trong hai trường hợp trên, nhờ những diode D2, D3 độ chống nhiễu trên lối vào của Q1 được cải tổ. • Mức logic thấp tại lối ra f giảm xuống khoảng chừng 0,2 V • Do IRHmax và IRLmax của transistor bán dẫn hoàn toàn có thể lớn hơn nhiều so với diode nên thông số ghép tải của cổng cũng tăng lên. Nhược điểm của họ DTL : • Trễ truyền lan của họ cổng này còn lớn. 28 THIẾT KẾ MẠCH LOGIC năm nay 15 Họ RTL • Họ RTL ( Resistor Transistor Logic ) là những cổng logic được cấu trúc bởi những điện trở và transistor. 29 Họ TTL Thay những điốt nguồn vào họ DTL thành transistor đa lớp tiếp giáp BE ta được họ TTL ( Transistor Transistor Logic ). Một số mạch TTL • Mạch cổng NAND • Mạch cổng OR • Mạch cổng collector để hở • Mạch cổng TTL 3 trạng thái • Họ TTL có diode Schottky ( TTL + S ) 30 THIẾT KẾ MẠCH LOGIC năm nay 16 Mạch cổng NAND TTL Sơ đồ nguyên tắc của mạch NAND TTL hoàn toàn có thể được chia thành 3 phần. • Khi bất kể một lối vào ở mức thấp thì Q1 thông bão hoà, do đó Q2 và Q4 đóng, còn Q3 thông nên đầu ra của mạch sẽ ở mức cao. • Khi tổng thể những lối vào đều ở mức logic cao thì transistor Q1 cấm, đầu ra sẽ xuống mức thấp.  Mạch nguồn vào : gồm Transistor Q1, trở R1 và những diode D1, D2. Mạch này triển khai công dụng NAND.  Mạch giữa : gồm Transistor Q2, những trở R2, R4.  Mạch đầu ra : gồm Q3, Q4, R3 và diode D3. 31 Mạch cổng OR TTL Sơ đồ nguyên tắc của mạch NAND TTL hoàn toàn có thể được chia thành 3 phần : • Mạch nguồn vào : gồm Transistor Q1, Q2, Q3, trở R1, R2 và những diode D1, D2. Mạch này thực thi tính năng OR. • Mạch giữa : gồm Transistor Q4, Q5, những trở R3, R4, và diode D3. • Mạch đầu ra : gồm Q6, Q7, Q8, những trở R5, R6, R7 và diode D4. Nguyên lý hoạt động giải trí của mạch vào này cũng giống với cổng NAND 32 THIẾT KẾ MẠCH LOGIC năm nay 17 Mạch cổng collector để hở Nhược điểm của họ cổng TTL có mạch ra khép kín là thông số tải đầu ra không hề đổi khác, gây khó khăn vất vả trong việc liên kết với nguồn vào của những mạch điện tử tầng sau.  Mạch cổng logic collector để hở khắc phục được điểm yếu kém này. Sơ đồ cổng TTL hòn đảo collector hở tiêu chuẩn. Cần đấu thêm trở gánh ngoài, từ cực collector đến + Vcc. Nhược điểm : tần số hoạt động giải trí của mạch sẽ giảm do phải sử dụng điện trở gánh ngoài. 33 Mạch cổng TTL 3 trạng thái 34 THIẾT KẾ MẠCH LOGIC năm nay 18 Họ MOS FET Bán dẫn trường ( MOS FET ) cũng được dùng rất phổ cập để thiết kế xây dựng mạch điện những loại cổng logic. Đặc điểm chung và điển hình nổi bật của họ này là : • Mạch điện chỉ gồm có những MOS FET mà không có điện trở • Dải điện thế công tác làm việc rộng, hoàn toàn có thể từ + 3 đến + 15 V • Độ trễ thời hạn lớn, nhưng hiệu suất tiêu thụ rất bé Tuỳ theo loại MOS FET được sử dụng, họ này được chia ra những tiểu họ : • PMOS • NMOS • CMOS • Cổng truyền dẫn 35 PMOS • Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại P. Công nghệ PMOS được cho phép sản xuất những mạch tích hợp với tỷ lệ cao nhất. • Hình dưới là sơ đồ cổng NOT và cổng NOR loại PMOS. Ở đây MOSFET Q2, Q5 đóng tính năng những điện trở. 36 THIẾT KẾ MẠCH LOGIC năm nay 19 NMOS • Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại N. • Hình dưới là sơ đồ cổng NAND và cổng NOR loại NMOS. Ở đây MOSFET Q1 đóng vai trò điện trở. 37 CMOS • CMOS – Complementary MOS. • Mạch điện của họ cổng logic này sử dụng cả hai loại MOS FET kênh dẫn P. và kênh dẫn N. Bởi vậy có hiện tượng kỳ lạ bù dòng điện trong mạch. Chính do đó mà hiệu suất tiêu thụ của họ cổng, đặc biệt quan trọng trong trạng thái tĩnh là rất bé. 38 THIẾT KẾ MẠCH LOGIC năm nay 20 Cổng truyền dẫn • Dựa trên công nghệ tiên tiến CMOS, người ta sản xuất loại cổng hoàn toàn có thể cho qua cả tín hiệu số lẫn tín hiệu tựa như. Bởi vậy cổng được gọi là cổng truyền dẫn 39 Họ ECL ECL ( Emitter Coupled Logic ) là họ cổng logic có cực E của 1 số ít bán dẫn nối chung với nhau. 40 THIẾT KẾ MẠCH LOGIC năm nay 21 Câu hỏi Chức năng của mạch logic RTL có sơ đồ như hình sau là gì ? Nếu điện áp logic lối vào tương ứng với những mức logic cao và thấp lần lượt là 10V và 0V thì công dụng của mạch là gì ? 41
Các file đính kèm theo tài liệu này :

• tkml_03_0899_1993601.pdf

Source: https://thomaygiat.com
Category : Điện Tử